(9 日本国特許庁 (JP)

①特許出願公開

⑫公開特許公報(A)

昭59—74757

⑤Int. Cl.³
H 04 L 27/18
G 11 B 5/09

H 04 L 7/08

27/22

識別記号 106 庁内整理番号 2 7240—5K 7452—5D A 7608—5K

C 7240-5K

④公開 昭和59年(1984) 4 月27日

発明の数 1 審査請求 未請求

(全 6 頁)

匈同期信号検出回路

②特

頭 昭57-184514

20出

願 昭57(1982)10月22日

@発 明 者 西田正巳

横浜市戸塚区吉田町292番地株

式会社日立製作所家電研究所内

⑩発 明 者 渋谷敏文

横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内 ⑩発 明 者 西村恵造

横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所内

@発 明 者 尼田信考

横浜市戸塚区吉田町292番地株 式会社日立製作所家電研究所內

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

明 細 智

1. 発明の名称 同期信号検出回路

2. 停許請求の範囲

3. 発明の詳細な説明

(発明の利用分野)

本発明は、PCM再生毎世に係り、特に、4相PSM方式で変調されたディジタル信号から、同期信号の検出に好適な同検信号検出回路に関する。

〔従来技術〕

ディジタルデータを伝送する場合、数データ をまとめてプロックを構成し、そのデータプロ ックの先顕を検知するために、データプロック の前に同期個号を入れて、伝送する方式がよく 用いられる。その構成の例を第1図に示す。と のとき、受借采はもとのデータプロックを得る ためにまず同期信号を検出しなければならない。 ここで同期信号を検出する回路のプロック図を 第2図に示す。この図で、1は第1図のディジ タル信号入力端子、2はローパスフィルタ、 3 は波形整形回路、4は伝送されたディジタル佰 号における立ち上り、及び立ち下りのエッジ検 出回路、5は水晶発振器、14はデコーダ、6人 は水晶発掘器の出力、1はカウンタ、8Aはデ コーダ 7 の出力、 9 A は波形整形回路 3 の出力、 10は 6 段シフト レジスタ、11は同期信号パター ン検出回路、12は 6 入力 A N D グート、15 は同 期倡号検出出力端子である。

次に第2図の回路動作を、第3図のタイミングチャートを用いて説明する。第3図左側の符

号は、第2図中に配してある符号と対応し、そ の信号のタイミングを図に示している。

・まず、第1図に示した信号が第2図のディジ タル信号入力端子に入力される。このとき、伝 送系の特性によってディジタル信号の波形がな まっているので、ローパスフィルタ2を通した 後、波形整形回路3でもとの波形と同じような 波形に繋形する。次にシフトレジスタ10に、鎮 3 図 9 A で一例として示した同期倡号パターン が入ってくると、同期倡身パターン検出回路11 から各ピットととに、1 の信号が6入力AND ゲート12に入力され、同期信号検出出力端子か ら゜1゜の信号が出力される。しかし、伝送系に おいて時間変動の影響で信号に遅れや進みがあ れば、関った同期信号がシフトレジスタ10に入 る場合がある。これを防ぐためには、伝送され た信号の最小パルス幅Tの中間のところで信号 をシフトレジスタ10に入れてやればよい。その ために、第2図の例では最小パルス幅7の中に 8 クロックのパルスが入るような水晶発振器 5

成の一例を第4図に示す。ことで第2図と同じ符号は第2図の動作と同じ働きをする。さらに、15は4相PSK信号入力端子、16は掛算器、17はキャリア再生回路、18は位相器、20はインパータ、21は2段シフトレジスタ、8Bはデコーダ14の出力、9Bは彼形成形回路3から出力された奇数次の信号、9Cは波形成形回路3から出力された偶数次の信号、19Aはシフトレジスタ21によりパラレルで入力された信号9B・9Cをシリアルに変換した信号である。

次に第4図の回路動作を、第6図のタイミングチャートを用いて説明する。第6図の左側の符号は、第4図中に配してある符号と対応し、その信号のタイミングを図に示している。また、第6図、19A・9B・9Cにわたる矢印はパラレル信号とシリアル信号の対応を示している。第4図の4相PSを信号入力端子1に入ってきた4相PSを方式で変調された信号は、掛算器16、キャリア信号再生回路17、位相器18の4相PSを復調回路により復調され、奇数次、及び

をもって来て、その出力61をカウンタフに入 カし、そのカウンタの出力を 4 と 12 でパル スが出るようにデコーダ14でデコードし、その 出力 8 Åをシフトレジスタ10のクロックとして 用いて8クロックのうち、4クロック目で信号 をシフトレジスタに入れている。そしてまた、 信号 9 A の立ち上り、及び立ち下りのエッジを エッジ検出回路4で検出し、その出力パルスで カウンタフにクリアする。したがって、第3図 9 1 のエッジから 6 1 のパルスが 4 っ目のとこ ろで 8 1 のパルスがデコーダ14から出力される ことにより、91のパルス幅7のほぼ中間でシ フトレジスタ10に個号を入力することができる。 また、同じ信号 "0" または "1" がそれぞれ 2 個 以上連続して入った場合は以前にデコーダから 出力したパルスから 8 個目ごとにふたたびデコ ーダからパルスが出るのでエッジがなくとも信 号はシフトレジスタ10に入る。

次にディジタル信号の伝送方法として 4 相 P S K を用いた場合を考える。このときの回路構

偶数次の信号としてそれぞれベンドベスフィルタ2、波形整形回路 3 に入った後、それぞれの 号9 B · 9 C が出力される。このとき、前述の 同期信号検出方式を用いれば、シフトレアル信号を9 B · 9 C をシリアル信号19 1 に変換しなければならない。また、デコーダ14の出力は信号8 B B のの余谷としなければみらず、このとき、時間変動の余谷としなけれる。 ががいる で対し、 3 B T ・ 2 をかしかない。また、分解能もベルス 稿 T の 8 等分しかない。

(発明の目的)

本発明の目的は、4相PSR方式で変調されたディンタル信号を復調した後、同期信号を検出する場合において、従来例よりも信号を取り込むタイミングの時間変動に対する余裕を改替し、さらに信号の最小バルス幅に対して、より、同期信号の検出精度を上げた同期信号検出回路

を提供することにある。

(発明の概要)

4相 P S K の復調器で復調された奇数次と偶数次のパラレル信号をシリアル信号に変換せずパラレルのままでそれぞれ奇数次と偶数次の信号から同期信号を検出することにより、信号の取り込みに対するパルス幅をシリアル信号の場合と比べて 2 倍とし、それに応じて信号取り込みのタイミングが従来例の 2 倍となり、上記目的を実現したことにある。

(発明の実施例)

以下、本発明の一実施例を第 5 図のプロック図、及び第 6 図のタイミングチャートで説明する。

第 6 図において、第 2 図,第 4 図と符号が同じものは、それぞれ第 2 図,第 4 図で述べたものと同じ動作を行なうものである。また、22は 3 段シフトレジスタ、23は 奇数 次の同期信号パターン検出回路、24は 偶数 次の同期信号パターン検出回路、25は 2 入力 4 N D グートである。

パルス幅は従来例において、第4図の6段シフトレジスタ10に取り込むときの最小パルス幅のの2倍になっているので、第6図6Aの16個のパルスが2Tの幅のパルスの間に入ることを取り込むタイミングとしては、その最小パルスのようでは、その最小パルスのようで、エッジの所からとのパルスを入れてやればよい。これはカウタ1の出力Uoから出され、第6図の8Cのタイミングとなる。

ここで従来例で同期信号を検出するときの信号19 A と本発明で同期信号を検出するときの信号9 B のタイミングを比較すると、従来例の最小パルスが 8 個人 2 T とない、本発明の場合の最小パルス幅は 2 T となり、 6 A のパルスが 2 倍の16 個となり、 また、従来例と本発明の場合の最小パルス幅とは 2 位 でまり、したがって、パルスの分解能は 2 倍の能力を持つことになる。さらに、時間変動の

さらに、第6図の左側の符号は、第5図中に記してある符号と対応し、その倡号のタイミングを図に示している。

第5図において、4相PSK方式で変調され たディジタル信号が4相PSK入力端子1に入 力され、復調された後、奇数次、及び偶数次の 信号にパラレルに出力される。そして、それら の信号をローバスフィルタ2、放形整形回路 3 を通すと、それぞれ奇数次、偶数次の同期信号 が第6図98,9Cのようにパラレルに出力さ れる。次にシフトレジスタ22にそれぞれ信号を 取り込み、奇数次及び偶数次の同期信号パター ン検出回路25・24で同期倡号が検出され、それ それから 1 の借号が 2 入力 1 N D ゲート25 に 入って、同期借号検出山力端子から 1 の同期 信号を検出したことを示す信号が出力される。 この過程において、奇数次及び偶数次の信号を シフトレシスタに取り込むときのタイミングを 考える。このとき、水晶発掘器 5 の出力が従来 例と同じであるとすると、9B及び9Cの最小

遅れや進みに対しても、本発明の場合では進み に対して $\frac{7}{8}$ T 、 遅れに対して $\frac{8}{8}$ T と、ほぼ従来 例に比較して 2 倍の余裕がある。

(発明の効果)

本発明によれば、4相PSK信号を復調した 後の新数次、偶数次のパラレルの信号から、それぞれ奇数次、偶数次の同期信号を検出することにより、信号を取り込む時間が倍となるため に、信号の検出精度が高まり、さらに時間変動 の遅れや進みに対する余裕も向上するという効果がある。

4. 図面の簡単な説明


第1図はディジタル信号を伝送する場合の信号の形状の一例を示す図、第2図は第1図に示した形状の信号から同期信号を検出する回路の一例を示すプロック図、第3図は第2図に示した各部の信号のタイミングを示す図、第4図は4相PSKで変調された信号から同期信号を検出する従来の回路の一例を示すプロック図、第5図は本発明による実施例を示すプロック図、


第6図は第5図 第6図に示した各部の信号の タイミングを示す図である。


4 … エッジ検出回路、5 … 水晶発振器、7 … カウンタ、13 … 同期信号検出出力端子、15 … 4 相 P S K 入力端子、16 … 掛算器、17 … キャリア再生回路、18 …位相器、22 … 3 段シフトレジスタ、25 … 奇数 次同期信号パターン検出回路、24 … 偶数次同期信号パターン検出回路、25 … 2 入力 A N D ゲート。


代理人弁理士 専 田 利 名響的 安北 安北 安北 安北


第 / 図











This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

| Defects in the images include but are not limited to the items checked: |
|---|
| □ BLACK BORDERS |
| ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES |
| ☐ FADED TEXT OR DRAWING |
| ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING |
| ☐ SKEWED/SLANTED IMAGES |
| ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS |
| ☐ GRAY SCALE DOCUMENTS |
| LINES OR MARKS ON ORIGINAL DOCUMENT |
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY |

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.